旁路電容的核心作用，濾除高頻噪聲，在電源網(wǎng)絡(luò)中，集成電路開(kāi)關(guān)動(dòng)作或信號(hào)跳變會(huì)產(chǎn)生高頻噪聲(如振鈴、毛刺)。旁路電容通過(guò)提供低阻抗路徑(理想情況下阻抗$Z=1/(2πfC)$)，將噪聲能量直接導(dǎo)入地平面，避免干擾其他電路模塊。例如，數(shù)字IC的電源引腳通常并聯(lián)0.1μF電容，可有效濾除100MHz以下的噪聲(參考Murata技術(shù)手冊(cè))。

　　穩(wěn)定局部電壓，當(dāng)負(fù)載電流突變時(shí)(如CPU瞬間高負(fù)載)，電源線因寄生電感(典型值1-10nH/cm)會(huì)產(chǎn)生電壓跌落。旁路電容作為“微型儲(chǔ)能單元”，可在μs級(jí)時(shí)間內(nèi)釋放電荷補(bǔ)償壓降。例如，F(xiàn)PGA供電推薦每電源引腳配置10μF+0.1μF組合電容(Xilinx UG-583)。

　　關(guān)閉PMOS管，這一動(dòng)作不會(huì)導(dǎo)致脈沖噪聲的產(chǎn)生，因?yàn)樵诖酥癙MOS管一直處于打開(kāi)狀態(tài)且沒(méi)有電流流過(guò)的。同時(shí)打開(kāi)NMOS管，這時(shí)傳輸線、地平面、封裝電感Lg以及NMOS管形成一回路，有瞬間電流流過(guò)開(kāi)關(guān)B，這樣在芯片內(nèi)部的地結(jié)點(diǎn)處產(chǎn)生參考電平點(diǎn)被抬高的擾動(dòng)。該擾動(dòng)在電源系統(tǒng)中被稱之為地彈噪聲(Ground Bounce，我個(gè)人讀著地tan)。

　　實(shí)際電源系統(tǒng)中存在芯片引腳、PCB走線、電源層、底層等任何互聯(lián)機(jī)都存在一定電感值，因此上面就IC級(jí)分析的SSN和地彈噪聲在進(jìn)行Board Level分析時(shí)，以同樣的方式存在，而不僅僅局限于芯片內(nèi)部。就整個(gè)電源分布系統(tǒng)來(lái)說(shuō)(Power Distribute System)來(lái)說(shuō)，這就是所謂的電源電壓塌陷噪聲。因?yàn)樾酒敵龅拈_(kāi)關(guān)操作以及芯片內(nèi)部的操作，需要瞬時(shí)的從電源抽取較大的電流，而電源特性來(lái)說(shuō)不能快速響應(yīng)該電流變化，高速開(kāi)關(guān)電源開(kāi)關(guān)頻率也僅有MHz量級(jí)。為了保證芯片附近電源在線的電壓不至于因?yàn)镾SN和地彈噪聲降低超過(guò)器件手冊(cè)規(guī)定的容限，這就需要在芯片附近為高速電流需求提供一個(gè)儲(chǔ)能電容，這就是我們所要的退耦電容。

　　所以電容重要分布參數(shù)的有三個(gè)：等效串聯(lián)電阻ESR 等效串聯(lián)電感ESL 、等效并聯(lián)電阻EPR Rp 。其中最重要的是ESR、 ESL，實(shí)際在分析電容模型的時(shí)候一般只用RLC簡(jiǎn)化模型，即分析電容的C、ESR、ESL。因?yàn)榧纳鷧?shù)的影響，尤其是ESL的影響，實(shí)際電容的頻率特性表現(xiàn)出阻抗和頻率成“V”字形的曲線，低頻時(shí)隨頻率的升高，電容阻抗降低;當(dāng)?shù)阶畹忘c(diǎn)時(shí)，電容阻抗等于ESR;之后隨頻率的升高，阻抗增加，表現(xiàn)出電感特性(歸功于ESL)。因此對(duì)電容的選擇需要考慮的不僅僅是容值，還需要綜合考慮其他因素。

　　所有考慮的出發(fā)點(diǎn)都是為了降低電源地之間的感抗(滿足電源最大容抗的條件下)，在有瞬時(shí)大電流流過(guò)電源系統(tǒng)時(shí)，不至于產(chǎn)生大的噪聲干擾芯片的電源地引腳。

　　電容的頻率特性

　　當(dāng)頻率很高時(shí)，電容不再被當(dāng)做集總參數(shù)看待，寄生參數(shù)的影響不可忽略。寄生參數(shù)包括Rs，等效串聯(lián)電阻(ESR)和Ls等效串聯(lián)電感(ESL)。電容器實(shí)際等效電路，其中C為靜電容，1Rp為泄漏電阻，也稱為絕緣電阻，值越大(通常在GΩ級(jí)以上)，漏電越小，性能也就越可靠。因?yàn)镻p通常很大(GΩ級(jí)以上)，所以在實(shí)際應(yīng)用中可以忽略，Cda和Rda分別為介質(zhì)吸收電容和介質(zhì)吸收電阻。介質(zhì)吸收是一種有滯后性質(zhì)的內(nèi)部電荷分布，它使快速放電后處于開(kāi)路狀態(tài)的電容器恢復(fù)一部分電荷。

　　工作原理與頻率特性

　　1. 容抗與頻率的關(guān)系

　　旁路電容的阻抗隨頻率升高而降低，但在自諧振頻率(SRF)后因寄生電感(ESL)影響會(huì)轉(zhuǎn)為感性。例如：

　　- 0805封裝的0.1μF MLCC電容，SRF約20MHz(ESL約1nH)

　　- 相同封裝1μF電容的SRF降至5MHz(TDK參數(shù)手冊(cè))。

　　2. 多電容并聯(lián)策略

　　為覆蓋寬頻段噪聲，常采用“大容量+小容量”組合：

　　- 10μF鋁電解電容：處理1kHz以下低頻紋波

　　- 0.1μF陶瓷電容：抑制10-100MHz噪聲

　　- 1nF高頻電容：針對(duì)GHz級(jí)干擾(如射頻電路)。

　　三、選型與布局要點(diǎn)

　　1. 關(guān)鍵參數(shù)選擇

　　- 容值：數(shù)字電路常用0.01-0.1μF，射頻電路需pF級(jí)

　　- 耐壓：至少為電源電壓1.5倍(如5V系統(tǒng)選10V規(guī)格)

　　- 材質(zhì)：高頻場(chǎng)景優(yōu)選NP0/C0G陶瓷(容溫穩(wěn)定性±30ppm/℃)。

　　2. PCB布局規(guī)范

　　- 盡量靠近IC電源引腳(距離<3mm)

　　- 優(yōu)先使用短而寬的走線以降低ESL

　　- 避免過(guò)孔打斷回流路徑(參考Intel PCB設(shè)計(jì)指南)。

　　儲(chǔ)能原理：電解電容普遍具備儲(chǔ)能功能。針對(duì)特定儲(chǔ)能需求的電容，其儲(chǔ)能機(jī)制主要基于雙電層電容和法拉第電容，即超級(jí)電容儲(chǔ)能。超級(jí)電容器，作為利用雙電層原理的電容器，在施加外加電壓時(shí)，正電極和負(fù)極板會(huì)分別存儲(chǔ)正負(fù)電荷，形成電場(chǎng)。在電場(chǎng)作用下，電解液與電極間的界面會(huì)產(chǎn)生相反的電荷，以維持電解液的內(nèi)電場(chǎng)平衡。這些正負(fù)電荷在兩極板的接觸面上以極短的間隙排列在相反位置，構(gòu)成雙電層，從而顯著增加電容量。

　　電容器旁路的基本原理，電容器旁路是一種將電容器串聯(lián)在電路元件旁邊的電路設(shè)計(jì)技術(shù)，它可以使電流更加順暢地通過(guò)電路。當(dāng)電路中出現(xiàn)高頻噪聲時(shí)，電容器旁路還具有減弱電磁干擾的作用。

　　電容器旁路的基本原理是利用電容器的等效電路模型消除高頻信號(hào)，提高電路的工作穩(wěn)定性。電容器旁路可以有效地減少高頻噪聲對(duì)信號(hào)的影響，提高電路的抗干擾能力。

　　電容器旁路在電源濾波中常用于實(shí)現(xiàn)對(duì)電源噪聲的抑制，提高設(shè)備的電源穩(wěn)定性。電源濾波電路通常是將電容器和電感器組成的低通濾波器，將高頻噪聲進(jìn)行濾波，以保證設(shè)備正常工作。模擬電路中的電容器旁路，在模擬電路中，電容器旁路主要用于減弱高頻信號(hào)，保持信號(hào)的完整性。當(dāng)信號(hào)電路需要抑制高頻噪聲時(shí)，可以在輸入端、輸出端或信號(hào)通路中串聯(lián)電容器旁路，減弱或消除高頻噪聲對(duì)信號(hào)的干擾。

　　數(shù)字電路中的電容器旁路，在數(shù)字電路中，電容器旁路主要用于抑制電源中的高頻噪聲，保持電路的穩(wěn)定性。在數(shù)字電路晶片中，電容器旁路通常是由一個(gè)電容器和一個(gè)電阻器組成的低通濾波電路，以消除電源中的高頻噪聲。

　　放大器設(shè)計(jì)中的電容器旁路，在放大器設(shè)計(jì)中，電容器旁路常用于減弱設(shè)備的噪聲信號(hào)，提高信號(hào)的純度。在放大器輸入后級(jí)和輸出后級(jí)中插入電容器旁路，可以減弱電源噪聲對(duì)信號(hào)的影響，提高放大器的性能。